Responsibilities:

1. Participate SoC and IP DFT architecture and implementation.
2. Develop and maintain MBIST and BISR insertion / diagnosis flow.
3. Develop and maintain scan insertion / scan compression / ATPG flow.
4. Take part in test pattern generation and corresponding ATE bringup.

Requirements:

1. Proficient in overall DFT design and implementation.
2. Familiar with at least one of Synopsys and Mentor DFT flows.
3. Good at team communication and well cooperation.

Extra Points:

1. Experienced in high speed I/O related IP DFT development.
2. Managed to use some other front-end EDA tools (eg. Synthesis, STA, FM, etc.).
3. Skillful in script coding.